- La colaboración entre Siemens y NVIDIA ofrece una aceleración de hasta 12 veces para las cargas de trabajo de corrección de proximidad óptica (OPC) de chip completo en litografía.
- Permite la optimización práctica de todo el chip de las fotomáscaras para la litografía EUV de alta apertura numérica (High-NA EUV) utilizando los métodos litográficos computacionales más avanzados, incluida la tecnología de litografía inversa (ILT).
- Aborda los desafíos críticos de tiempo de ejecución y complejidad de los patrones de vanguardia para dispositivos de computación y memoria de IA.
Siemens anunció hoy avances significativos en su colaboración con NVIDIA para acelerar los flujos de trabajo de litografía computacional. Al integrar NVIDIA cuLitho , una biblioteca CUDA-X para litografía computacional acelerada por GPU, con el software de fabricación Calibre®, Siemens permite a los fabricantes de semiconductores superar las limitaciones de tiempo de ejecución de la creación de patrones avanzados, haciendo realidad la fabricación de semiconductores de IA de próxima generación.
El desafío del cuello de botella en la creación de patrones
A medida que la industria avanza a pasos agigantados hacia nodos de proceso de vanguardia, la complejidad del modelado litográfico ha aumentado exponencialmente. Las técnicas tradicionales de corrección de proximidad óptica (OPC) y litografía computacional se topan con un límite de tiempo de ejecución. La transición a EUV de alta apertura numérica (NA) y la necesidad de modelado curvilíneo avanzado, como la tecnología de litografía inversa (ILT), exigen enormes recursos computacionales.
Sin aceleración, estas técnicas esenciales suelen ser demasiado lentas para su implementación a escala industrial en chips completos, lo que obliga a los equipos de ingeniería a priorizar la optimización sobre los plazos de los proyectos. Esto genera el riesgo de puntos críticos en la litografía y una reducción de los márgenes de proceso, lo que puede afectar el rendimiento de los dispositivos de memoria y computación para IA más avanzados.
La generación de patrones acelerada por GPU permite acelerar radicalmente la simulación de litografía
Siemens y NVIDIA están transformando este desafío en una tecnología facilitadora. Al ofrecer una aceleración de al menos 10 veces para las principales cargas de trabajo de simulación de litografía, esta colaboración permite a los fabricantes realizar una optimización más completa e identificar posibles puntos críticos antes de la fabricación del chip.
“La litografía computacional ha sido tradicionalmente una de las etapas que más recursos computacionales requiere en el proceso de diseño y fabricación”, afirmó Ankur Gupta, vicepresidente ejecutivo de la cartera de circuitos integrados EDA de Siemens. “Al combinar la tecnología Calibre de Siemens, con calidad de verificación, con la aceleración por GPU de NVIDIA, ofrecemos a nuestros clientes la capacidad de implementar estrategias de modelado avanzadas, como la litografía interfacial curvilínea, a gran escala. No se trata solo de velocidad; se trata de lograr la precisión necesaria para la próxima generación de infraestructura de IA”.
«Los chips de última generación están llevando al límite la complejidad de la fabricación, lo que hace que la litografía computacional sea más crucial que nunca», afirmó Tim Costa, vicepresidente y director general de ingeniería industrial y computacional de NVIDIA. «Al integrar la aceleración NVIDIA cuLitho en Calibre de Siemens, permitimos a los ingenieros abordar patrones cada vez más complejos y explorar optimizaciones más exhaustivas necesarias para fabricar los chips más avanzados del mundo».
Valor cuantificable para los fabricantes de chips y fotomáscaras
Esta colaboración proporciona a los fabricantes de semiconductores y máscaras mejoras de rendimiento cuantificables en flujos de trabajo críticos de litografía computacional. Los datos de ingeniería verificados respaldan aceleraciones de simulación que van desde al menos 10x hasta 17x para cargas de trabajo clave, lo que contribuye a que el patrón curvilíneo de chips completos sea viable para la producción EUV de alta apertura numérica.
Al reducir los tiempos de ejecución de las simulaciones, los fabricantes pueden completar más iteraciones en menos tiempo, identificar los puntos críticos de la litografía con mayor antelación y mejorar los márgenes del proceso antes de la fabricación del chip. Esta mayor rapidez también puede contribuir a acelerar la preparación para la fabricación y facilitar la implementación de nuevos chips de IA.
Para obtener más información sobre las soluciones avanzadas de diseño y fabricación de semiconductores de Siemens, visite: https://blogs.sw.siemens.com/calibre/2026/10/14/the-virtuous-cycle-of-silicon-how-siemens-is-accelerating-the-era-of-physical-ai-with-nvidia-culitho/